• このエントリーをはてなブックマークに追加

左にVisualC++, 右にISEとvim。中身はVHDL
左は順次、右は並列。
そして、VHDLの書き方を忘れていた。

s_signal(4 downto 1) <= (others => '0');

なんか、ますますジェネラル具合が激しすぎて少し嫌な感じ。

(Visited 1 times, 1 visits today)
  • このエントリーをはてなブックマークに追加

SNSでもご購読できます。

コメントを残す

*