しごとなざつだん。

回る回る。PCのファンが回る。

今朝から仕事。大学ノートに書いたタイミングチャート etc.. をもとにVHDLでコンポーネントを5個書き上げる。
テストベンチも書いた。甘いけど。
まずは問題なさそうなので、論理合成ということで1時間前から論理合成開始。終わらない。
時間があるのでメモを読み返す。
こういったものをレビューという形で客観的に見てもらえる人がいないところが寂しいところだ。
メモを見ながら思い出した。
前職時代、メモを十分に作り上げずVHDLを書いたので、どえらく怒られた記憶がある。

おまえみたいなやつが、いきなりVHDL書き出すのはxx年早い！！

そうか、死ぬまで無理だな。と思うくらいの年数だった記憶がある。
もっともいきなりではなくて、ちゃんとそれなりにメモを作っていた気になっていたところが質が悪かった。
その後どうなのだろう。多少は評価されるだろうか。と、今となっては思う。

先日、ある営業の方とお話をしていて、ハードウェアの設計に全く大学生が興味を示さないので悲しい。という話を聞いた。
ハードウェアの設計といっても、半田ごて片手に。テスターを片手に。という世界でもなく、VHDLやVerilogでの設計にすら拒絶されてしまうとのこと。AND, ORの世界になると駄目らしい。某有名都内の理系私立大学での話。
ソフトもAND, ORで動いているのですけどね。突き詰めれば。

ハードウェア設計屋さんと、ソフト屋さんの隔たりというのも意外と大きい。
こういった分野の違う人たちが集まる世界だと、お互いに非難しあってたりする。
ソフト屋さんがハード屋さんの書いたちょっとしたCのコード読んだときとか、ハード屋さんが、ソフト屋さんがハードの仕様に異議申し立てしてるときとか。
両方、多少垣間みたことなる自分は幸せなのか不幸なのか。

もっとも、いま自分が書いているVHDLをハード屋さんに見られたり、C++、PHP、JavaScript etc... のソースをソフト屋さんに見られたらなんと言われるのだろうか。
両方から、

お前、全然わかってないね。

と言われそうで怖い（苦笑）

なんで、こんなことを思ったりしているかというと、論理合成が終わらないからである。
あと、CPU使用率が上下するのはなぜ？